

Diseño lógico de un Ensamblador de Tramas de Telemetría basado en FSM

Paul A. Landeo A., Ana L. I. Díaz Y., Gerardo A. Moreno M., Joseph D. Terrones L.

*E.P. Ingeniería de Telecomunicaciones, Universidad Nacional Mayor de San Marcos
Lima, Perú*

Documentación del Prototipo

Diagrama de Conexiones




Figura 1. Diagrama de conexión de sensores, DE2-115 y módulo TTL-USB

Asignación de Pines (Pinout)




Figura 2. Plin Planner realizado por Quartus antes de subir el código

Node Name	Direction	Location	I/O Bank	VREF Group	Fitter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	Strict Preservation
clk_50M	Input	PIN_Y2	2	B2_N0	PIN_Y2	3.3-V LVTTTL		8mA (default)			
i2c_scl	Output	PIN_AB22	4	B4_N0	PIN_AB22	3.3-V LVTTTL		8mA (default)	2 (default)		
i2c_sda	Bidir	PIN_AC15	4	B4_N2	PIN_AC15	3.3-V LVTTTL		8mA (default)	2 (default)		
rst_n	Input	PIN_M23	6	B6_N2	PIN_M23	3.3-V LVTTTL		8mA (default)			
uart_tx	Output	PIN_AB21	4	B4_N0	PIN_AB21	3.3-V LVTTTL		8mA (default)	2 (default)		

Figura 3. Tabla de Asignación de pines realizado por Quartus

Tabla 1. Estructura Secuencial y Distribución de Campos de la Trama de Telemetría de 29 Bytes

Puertos	Pines	Función	Justificación
0	Frame Header	ROM Estática	Sincronización del Receptor (SYNC1)
1	Frame Header	ROM Estática	Sincronización del Receptor (SYNC2)
2	Frame Header	ROM Estática	Identificador de Identidad (DEVICE_ID)
3	Frame Header	ROM Estática	Longitud Útil del Marco (PAYLOAD_LEN)
4-17	Payload RAM	Sensor I2C (MPU6050)	Carga útil: Acelerómetro, Giroscopio y Temperatura. (14 bytes)

18-25	Payload RAM	Sensor I2C (BME280)	Carga útil: Presión, Temperatura y Humedad. (8 bytes)
26-27	Payload RAM	Sensor I2C (BH1750)	Carga útil: Sensor de luz ambiental / Lux (2 bytes).
28	Payload RAM	Multiplexor (Registro XOR)	Bit de redundancia cíclica dinámico calculado para validación de tramas.

Tabla 2. Pines asignados justificados y su función

Puertos	Pines	Función	Justificación
clk_50M	PIN_Y2	Reloj principal de 50 MHz	Se utiliza el oscilador integrado de la placa DE2-115, garantizando estabilidad temporal y sincronización global del sistema.
rst_n	PIN_M23	Reset activo en bajo	Permite reiniciar manualmente el sistema durante las pruebas y depuración del prototipo.
i2c_scl	PIN_AB22	Línea de reloj I2C	Se asigna a un pin GPIO de propósito general con capacidad bidireccional necesaria para el protocolo I2C.
i2c_sda	PIN_AC15	Línea de datos I2C	Se selecciona un GPIO bidireccional compatible con la operación open-drain requerida por el bus I2C.
uart_tx	PIN_AB21	Transmisión UART	Se destina un pin GPIO dedicado a la salida serial hacia el conversor USB-UART para monitoreo y telemetría.

clk_50M (PIN_Y2)

Este pin corresponde al oscilador principal de la placa DE2-115, el cual proporciona una señal de reloj de **50 MHz**. Se escogió debido a:

- Alta estabilidad temporal.
- Disponibilidad nativa en la tarjeta.
- Permite generar fácilmente divisores de frecuencia para I2C y UART.

rst_n (PIN_M23)

Este pin está conectado al pulsador físico **KEY0**.

Su función es:

- Inicializar registros.
- Reiniciar máquinas de estados.

- Recuperar el sistema ante fallas.

Se eligió porque permite depuración rápida sin necesidad de reprogramar la FPGA.

i2c_scl (PIN_AB22)

Corresponde a la línea de reloj del protocolo I2C.

Su función es:

- Sincronizar la comunicación entre la FPGA y los sensores.
- Determinar la velocidad del bus.

Se seleccionó un GPIO porque:

- El protocolo I2C requiere líneas configurables.
- Permite operación bidireccional y modo open-drain.

i2c_sda (PIN_AC15)

Corresponde a la línea de datos del protocolo I2C.

Su función es:

- Transportar direcciones, comandos y datos.
- Permitir comunicación half-duplex.

Se escogió por ser un pin GPIO compatible con:

- Alta impedancia.
- Operación bidireccional.
- Configuración open-drain.

uart_tx (PIN_AB21)

Corresponde a la salida serial del sistema.

Su función es:

- Transmitir paquetes de telemetría.
- Permitir monitoreo desde la PC.

Se eligió porque:

- Puede conectarse fácilmente a un módulo USB-UART.
- Facilita la validación experimental.

Auditoría de Recursos del Sistema

Reporte de Ocupación de Hardware

Fitter Resource Usage Summary		
 <<Filter>>		
	Resource	Usage
1	▼ Total logic elements	1,502 / 114,480 (1 %)
1	-- Combinational with no register	598
2	-- Register only	412
3	-- Combinational with a register	492
2		
3	▼ Logic element usage by number of LUT inputs	
1	-- 4 input functions	646
2	-- 3 input functions	230
3	-- <=2 input functions	214
4	-- Register only	412
4		
5	▼ Logic elements by mode	
1	-- normal mode	992
2	-- arithmetic mode	98
6		
7	▼ Total registers*	904 / 117,053 (< 1 %)
1	-- Dedicated logic registers	904 / 114,480 (< 1 %)
2	-- I/O registers	0 / 2,573 (0 %)
8		
9	Total LABs: partially or completely used	120 / 7,155 (2 %)
10	Virtual pins	0
11	▼ I/O pins	5 / 529 (< 1 %)
1	-- Clock pins	1 / 7 (14 %)
2	-- Dedicated input pins	3 / 9 (33 %)
12		
13	M9Ks	1 / 432 (< 1 %)
14	Total block memory bits	512 / 3,981,312 (< 1 %)
15	Total block memory implementation bits	9,216 / 3,981,312 (< 1 %)
16	Embedded Multiplier 9-bit elements	0 / 532 (0 %)
17	PLLs	0 / 4 (0 %)
18	▼ Global signals	4
1	-- Global clocks	4 / 20 (20 %)
19	JTAGs	1 / 1 (100 %)
20	CRC blocks	0 / 1 (0 %)
21	ASMI blocks	0 / 1 (0 %)
22	Oscillator blocks	0 / 1 (0 %)
23	Impedance control blocks	0 / 4 (0 %)
24	Average interconnect usage (total/H/V)	0.3% / 0.3% / 0.3%
25	Peak interconnect usage (total/H/V)	5.3% / 4.9% / 5.9%
26	Maximum fan-out	497
27	Highest non-global fan-out	497
28	Total fan-out	7153
29	Average fan-out	3.06

Figura 4. Tabla de Quartus mostrando los recursos usados

Comparación con la capacidad del EP4CE115

Recurso total del dispositivo	Capacidad
Logic Elements	114480
Bits de memoria	3981312
Multiplicadores DSP	532
Pines de usuario	529

Porcentaje de utilización

- Logic Elements

$$\frac{1454}{114480} \times 100 = 1.27\%$$

Memoria

$$\frac{512}{3981312} \times 100 = 0.013\%$$

Pines

$$\frac{5}{529} \times 100 = 0.95\%$$

- Análisis

Los resultados evidencian que el sistema implementado utiliza una fracción muy pequeña de los recursos disponibles del dispositivo: Logic Elements: 1.27%, Memoria: 0.013%, Pines: 0.95%

Este bajo nivel de utilización permite implementar técnicas de tolerancia a fallos como **Triple Modular Redundancy (TMR)** sin comprometer significativamente la capacidad del dispositivo. Sin embargo, el uso de un FPGA de gran densidad incrementa el área de silicio expuesta a efectos de radiación, lo que justifica la incorporación de mecanismos de redundancia para aplicaciones aeroespaciales y satelitales.

Validación Empírica y Comparación Cuantitativa

Método de Medición Física

- Métrica 1: Latencia de Activación del Procesamiento

Configuración de Sondas: El Canal 1 (Amarillo) se conectó a la señal interna de control que actúa como bandera de disparo (data_ready o indicador de trama de sensores completa proveniente del bus I2C/ADC). El Canal 2 (Verde/Azul) se asignó a la señal de respuesta que activa el bloque de procesamiento central protegido con redundancia modular triple (TMR).

Procedimiento: Se configuró el disparo (*trigger*) en el flanco de subida del Canal 1 en modo de captura única (*Single Sweep*). Utilizando los cursores de tiempo manuales (Δt) del osciloscopio, se midió el desfase temporal exacto entre la aparición del flanco de la señal de control y la respuesta síncrona en el hardware. Como se evidencia en la pantalla del instrumento, el retardo registrado es de **40.0 ns**, lo que equivale exactamente a un desfase de dos ciclos completos del reloj maestro de 50 MHz.

- Métrica 2: Latencia de Transmisión UART

Configuración de Sondas: El Canal 1 (Amarillo) se conectó a la señal interna de habilitación o inicio de transmisión de la trama UART. El Canal 2 (Azul/Verde) se conectó directamente al pin físico de salida de datos asíncronos `uart_tx`.

Procedimiento: Se configuró el disparo (*trigger*) en el flanco de subida del Canal 1. Mediante los cursores de tiempo del osciloscopio, se midió el intervalo total desde que la lógica del *framer* ordena enviar el paquete de telemetría hasta que la línea física finaliza la transmisión del último bit de parada (*stop bit*) de la trama. Como se observa en la Foto 1 (escala macro) y Foto 2 (zoom), el tiempo total de ráfaga medido en pantalla es de **2.69 ms** (marcado por la duración del tren de pulsos en el Canal 2).

Métrica 3: Latencia End-to-End del Ensamblador: Fin de I2C → Inicio de UART

Configuración de Sondas: El Canal 1 (Amarillo) se asignó a la bandera que indica la finalización de la lectura del último sensor en el bus I2C (flanco de bajada de la actividad I2C o bandera interna de fin de ciclo de lectura). El Canal 2 (Azul) se conectó al pin de inicio de transmisión UART (`uart_tx` o señal de disparo del bloque UART).

Procedimiento: Se capturó el evento en modo *Single Sweep*. Utilizando los cursores temporales Δt , se midió el tiempo muerto o de preparación que le toma a la FSM central del *top_telemetry_framer* formatear el *payload*, aplicar la votación TMR y transferir los 31 bytes al búfer de salida de la UART. La pantalla del osciloscopio documenta un retardo exacto de **40.0 ns** (equivalente a 2 ciclos de reloj de 50 MHz), demostrando una transición inmediata y determinista.

- Métrica 4: Ancho de Bit Real de la UART (Baud Rate)

Configuración de Sondas: Se utilizó un único canal conectado a la línea activa de transmisión `uart_tx` durante el envío continuo de datos.

Procedimiento: Se realizó un acercamiento (*zoom*) horizontal en la base de tiempos del osciloscopio para aislar un único bit de datos (un pulso en estado bajo o alto bien definido). Con los cursores manuales se midió el ancho temporal de dicho pulso (Δt). La captura del instrumento arroja un valor de **8.68 μs** . Para verificar el Baud Rate físico real, se aplicó la relación inversa: $f = \frac{1}{\Delta t} = \frac{1}{8.68 \mu s} \approx 115.207 \text{ bps}$.

Tabla 3. Comparación de Métricas y Análisis de Desviación

Métrica Evaluada	Valor Teórico / Simulación	Valor Físico	Desviación Absoluta / Relativa	Causa Raíz del Error y Análisis Técnico
Latencia de Activación del Procesamiento	40.0 ns / (2 ciclos de clk_50M)	40.0 ns	0.0 ns / (0%)	Alineación síncrona perfecta: Al ser lógica puramente síncrona gobernada por el reloj global de 50 MHz, la transición toma exactamente 2 flancos. Los buffers de salida de la FPGA tienen retardos idénticos, anulando errores diferenciales.
Latencia de Transmisión UART	2.691 ms / (Cálculo: 31 bytes x 10 bits115.200 bps)	2.69 ms	1.0 µs / (0.048%)	Retardo de cuantización del Baud Rate: El divisor de reloj entero en el hardware (clk_uart) genera una frecuencia de muestreo ligeramente superior a la ideal (115.207 bps reales vs. 115200 bps teóricos), acortando infinitesimalmente la ráfaga.
Latencia End-to-End (Fin I2C Inicio UART)	40.0 ns / (2 ciclos de transferencia)	40.0 ns	0.0 ns / (0%)	Determinismo de la FSM de Telemetría: El pipeline del ensamblador procesa los datos en paralelo inmediatamente tras el fin del bus I2C. La inclusión del TMR no penaliza el rendimiento temporal en ciclos, solo añade retardos de compuerta mínimos (picosegundos).
Ancho de Bit Real de la UART (Baud Rate)	8.6805 s / (Cálculo: 1115.200 bps)	8.68 s	0.5 ns / (0.005%)	Límite de resolución del instrumento: La desviación es despreciable y se atribuye a la resolución de muestreo del osciloscopio y a la estabilidad del cristal oscilador de la placa DE2-115, confirmando la precisión del divisor de reloj.

Referencias:

- [1] DYC Electronic, "FPGA vs microcontroller understanding the key differences and use cases," PCBA Manufacture in China, May 22, 2026. [Online]. Available: <https://www.dyc-electronic.com/pt/fpga-vs-microcontroller/>. [Accessed: Jun. 6, 2026].
- [2] NI, "More throughput vs. less latency: Understand the difference," Nov. 1, 2013. [Online]. Available: <https://www.ni.com/en/shop/data-acquisition-and-control/add-ons-for-data-acquisition-and-control/what-is-labview-real-time-module/make-it-faster--more-throughput-or-less-latency-.html>. [Accessed: Jun. 6, 2026].
- [3] Thai, "Applications for FPGAs on nanosatellites," M.S. thesis, Graduate Program in Earth and Space Science, York University, Toronto, ON, Canada, Apr. 2014.
- [4] R. Tedeschi et al., "Temporal lockstep: Low-cost resilient design for microcontroller-class RISC-V processors," IEEE Access, vol. 14, pp. 1-1, Mar. 2026. doi: 10.1109/ACCESS.2026.3676682.
- [5] M. Duni, "On the development of radiation-hardened high performance computing nodes for satellite systems," Master's thesis, Master's Degree in Aerospace Engineering — Aeromechanics and Systems, Politecnico di Torino, Turin, Italy, Dec. 2025.
- [6] M. Kubica and R. Czerwinski, "Error mitigation methods for FSM using triple modular redundancy," *Appl. Sci.*, vol. 15, no. 12, p. 6726, 2025. doi: 10.3390/app15126726
- [7] D. Agiakatsikas, "High-level synthesis of triple modular redundant FPGA circuits with energy efficient error recovery mechanisms," Ph.D. dissertation, School of Computer Science and Engineering, Faculty of Engineering, The University of New South Wales, Sydney, NSW, Australia, June 2019.
- [8] LCSC Electronics, "Intel (Altera) EP4CE6E22C8N - Programmable Logic Device (CPLDs/FPGAs)," LCSC, 2026. [En línea]. Disponible: https://www.lcsc.com/product-detail/Programmable-Logic-Device--CPLDs-FPGAs-_Intel-Altera-EP4CE6E22C8N_C36238.html. [Accedido: 14-jun.-2026].